# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-008670

(43) Date of publication of application: 12.01.1989

(51)Int.CI.

# H01L 29/78

(21)Application number: 62-162289

(71)Applicant: FUJITSU LTD

(22)Date of filing:


01.07.1987

(72)Inventor: HASEGAWA MICHIHIKO

### (54) MOS FIELD-EFFECT TRANSISTOR

PURPOSE: To enhance a gain constant β value by forming the semiconductor section of source, drain and channel regions of a MOSFET in a rectangular parallelepiped having a side face substantially perpendicular to the plane of a wafer substrate, forming the height of the semiconductor section larger than its width, and extending a gate electrode perpendicularly to the plane of the substrate.

CONSTITUTION: Part of an n-type silicon (Si) wafer substrate 11 is formed in a rectangular parallelepiped semiconductor section 12 having its height larger than its width. This section is formed with source, drain and channel regions, and a gate electrode 14 is formed on an insulating film 13 corresponding to the channel region. The side face of the section 12 is substantially perpendicular to the plane of the substrate 1, and the electrode 14 is also perpendicular to the plane of the substrate 11. Since the electrode 14 is extended at both sides over the top of the section 12, the gate electrode which operates as a gate is longer than a conventional case, and a channel width W corresponds to twice as large as the height (h) in the drawing. Then, the width I of the electrode 14 corresponds to the channel length L.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁(JP)

⑪特許出願公開

# ⑩ 公 開 特 許 公 報 (A)

昭64-8670

@Int\_CI\_4

識別記号

庁内整理番号

❸公開 昭和64年(1989)1月12日

H 01 L 29/78

301

X-8422-5F H-8422-5F

審査請求 未請求 発明の数 1 (全6頁)

49発明の名称

MOS電界効果トランジスタ

②特 頤 昭62-162289

砂出 願 昭62(1987)7月1日

⑫発 明 者 長谷川

充 彦

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

纽出 顋 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

珍代 理 人 弁理士 青木 朗 外3名

明報書

1. 発明の名称

MOS電界効果トランジスタ

- 2. 特許請求の範囲
- 1. MOS電界効果トランジスタのソース領域、ドレイン領域およびチャネル領域の半導体部分がウェハ基板 (11,31) の平面に対してほぼ垂直な側面を有する直方体状であり、該直方体状半導体部分 (12,33) の高さがその幅よりも大きくかつゲート電極 (14,34) が前記ウェハ基板 (11,31)の平面に垂直方向に延在することを特徴とするMOS電界効果トランジスタ。
- 2. 前記直方体状半導体部分 (12) がシリコンウェハ基板 (11) の一部であることを特徴とする特許構状の範囲第1項記載のMOS電界効果トランジスタ。
- 3. 前記直方体状半導体部分 (33) が絶縁膜 (32) を備えたウェハ基板 (31) 上に形成された単結晶シリコン膜 (37) の一部であることを特徴とする特許請求の範囲第1項記載のMOS電界効

果トランジスタ。

- 4. 前記ゲート電極 (14,34) が前記直方体状 半導体部分 (12,33) の片側側面から上面を越え て反対側側面まで延在していることを特徴とする 特許請求の範囲第1項記載のMOS電界効果トラ ンジスタ。
- 3. 発明の詳細な説明

(概 要)

MOSFETのソース、ドレインおよびチャネル領域の半導体部分が直方体状であり、その高さが幅よりも大きくかつゲート電板がウェハ悲板の平面に垂直方向に延在する。チャネルが主として直方体状半導体部分の側面に沿って形成される。

#### (産業上の利用分野)

本発明は、半導体装置、より詳しくはMOS電 界効果トランジスタ(FET)に関するものである。

### (従来の技術)

従来の一般的なMOSPETは第7図の断面斜視図に 示すように半導体基板(シリコンウェハ)しの表 面上に厚い絶縁膜(放化膜)2と薄い絶縁膜(ゲ ート酸化膜) 3 とが形成され、半導体基板 1 内に ソース領域4およびドレイン領域5が形成され、 そしてゲート電極(多結晶シリコン又はアルミニ ウムの電極)6をソース・ドレイン間領域(チャ ネル領域)の上方で絶縁脱2,3上に形成されて いる。また、SOI(Silicon on insulator) 格造の MOSFETも知られている (例えば、S.M. Sze(Editor), "VLSI TECHNOLOGY ", McGraw-Hill, 1983, pp.80 -85参照)。このSOI構造MOSPETにおいては、 シリコンの島状部分は長手方向に頭角な断面でそ の高さが幅よりも小さくかつ長手方向で順にソー ス領域、チャネル領域およびドレイン領域が形成 されている。

# (発明が解決しようとする問題点)

1C.LSI などの半導体装置の高銀箱化にともな

り、また、基板への電圧印加ではフローティング 状態のSOI基板の電位が変動し、フロントのし きい値電圧(Vth)シフトにつながり、さらに、 下地絶縁膜が厚くなると、FETの動作電位(± 5V)程度)よりかなり高い電位(±数+V)の 電圧が必要になるなどの欠点がある。界面リーク 電流の抑制を行なう別の方策が求められている。

# (問題点を解決するための手段)

上述の課題は次のようなMOSFETを提供することによって解決され、それはMOSFETのソース領域、ドレイン領域およびチャネル領域の半頭体部分がウェハ基板の平面に対してほぼ垂直な側面を有する直方体状であり、核直方体状半導体部分の高さがその幅よりも大きくかつゲート電極が前記ウェハ基板の平面に垂直方向に延在することを特徴とするMOSFETである。

一般的なMOSFETであれば、直方体状半導体部分がシリコンウェハ基板の一部であることは好ましく、また、SOI構造MOSFETであれば、絶縁膜上

って、個々のMOSFETの敬報化が図れており、このために、MOSFETのチャネル長しおよびチャネル幅 W(第7図)をも小さくしなければならかったのように敬知化でチャネル長しおよびチャネル幅 Wを小さくすると、利得定数 B値が小さくなる問題がある。B値はチャネル幅とは比例関係にあり、そんてチャネル長とは反比例関係にあり、それでないととショートチャネル部とはなるので、B値を大きくするにはチャネル幅を大きく(長く)する方向での方策が よいられている。

また、SOI構造MOSFETでは、シリコン島状部分と絶縁層との界面でのソース・ドレイン間リーク電流が発生する。従来はこの界面リーク電流を抑制するためにイオン注入やシリコン基板への電圧印加(バックゲート制御化)がなされている。イオン注入では注入後の無処理による不純物のラクイオン注入では変型不純物注入によるチャネルコンダクタンスの減少によるβ値の減少などの欠点があ

の単結晶シリコン層の一部であることは好ましい。

ゲート電極が直方体状半導体部分の片側側面から上角を越えて反対側側面まで延在してチャネル 幅が長くなっていることは好ましい。

#### (実施例)

以下、添付図面を参照して、本発明をその好ま しい実施履様例によって詳しく説明する。

#### <u></u>

第1図はシリコンウェハ基板の一部を直方体状 半導体部分とした本発明に係るMOSFETの機略断面 斜視図であり、第2a図~第2e図および第3図 はこのMOSFETを製造する過程を説明する図である。

第1図に示したHOSFETをPチャネルMOSトランジスタとして、n型シリコン (Si)ウェハ基板11の一部をその高さが幅よりも大きい直方体状半導体部分12にし、この部分をソース領域、ドレイン領域およびチャネル領域にし、かつチャネル領域に対応する絶縁膜13上にゲート電極14が設けられている。本発明にしたがって、直方体

状半球体部分12の側面はウェハ基板11の平面に対してほば垂直であり、そしてゲート電極14も側面に沿って存在するのでウェハ基板111の平面に対して垂直になっている。ゲート電板144は高方体部分12の両側に延在するので、ゲートの働きをするゲート電板は従来の場合よりも長くなり、第1図の場合でチャネル幅Wは高さりの2倍(W=2h)に対応する。そして、ゲート電板14の幅ℓがチャネル長しに対応する。

第1図のNOSFETが次のようにして製造される。まず、n型シリコンウェハ基板11を用意し、第2a図に示すように無酸化法(又はCVD法)でSiOz膜16(厚さ:0.2μm)をウェハ基板11上に形成する。SiOz膜16上にレジストを塗布し、露光・現像して所定パターンのレジスト層17を形成する。

レジスト暦17をマスクとしてSiOz膜16を続いてシリコンウェハ基板11を異方性エッチングによってエッチングして所定深さ(約1μm)の

みぞ18を形成する(第2b図)。レジスト暦を除去したときの状態を第3図に示す。第2b図および第3図からわかるように、みぞ18によって明まれたシリコンウェハ基板の突起状部分は直方体状半点体部分12と電極コンタクト用のパッド状部分19および20とからなる。突起状部分の側面はウェハ基板11の平面に対してほぼ垂直になっている。

直方体状半導体部分!2はその幅(厚さ)が高さよりも小さく、例えば、第2b図で幅が0.1 μmで高さ(みぞ深さ)が1μmである。

次に、パイアススパッタ法でSiO: (又はPSG) 膜 (厚さ:0.5 μm) 2 2を、第2 c 図に示すよ うに、みぞ18内に選択的に形成する。

然酸化法によって表出シリコンを酸化してゲート酸化腺でもある薄いSiOz膜23 (厚さ:40nm)を垂直な突起状部分およびみぞの側面上に形成する (第2d図)。 CVD法によってポリシリコン層 (厚さ:0.4μm) 14を全面に形成する。このポリシリコン層14にN型不純物 (リン)を拡

散してn型ポリシリコン層としておく。

ゲート電板パターンのレジスト層(図示せず) をポリシリコン層14上に形成し、これをマスク としてエッチングしてポリシリコンゲート電極 14を、第2の図および第1図に示すように、形 成する。別のレジスト層を形成し、これとポリシ リコンゲート電極14をマスクとして直方体状部 分12とパッド状部分19および20の表面上 SiOz腱16および23をエッチング除去する。レ ジスト暦を残こしたままで、イオン注入法でP型 不純物 (ポロン) を直方体状部分12とパッド状 部分19および20のシリコンヘドープしてP・ 領域を形成する。レジスト除去後に、アニール熱 処理をしてこれらP・領域がゲート電極の両側で ソース領域およびドレイン領域となり、ゲート電 栖に覆われてドープされなかった直方体状部分 12の一部分がチャネル領域となる。

 ネル長しは従来と同じようにゲート電極幅 & (0.1μm) に対応したものとなる。

そして、所定の配線(アルミニウム配線、図示せず)をゲート電極14のバッド部分、バッド状部分19および20に接触させて通常の方法で形成することになる。配線形成前にみぞを埋めるような平坦化の方策を施こすことが望ましい。

第4図は本発明に係るSOI構造MOSFETの優略 断面斜視図であり、第5図および第6図はこの MOSFETを製造する過程を説明する図である。

このSOJ構造NOSFETでは、シリコンウェハ花板31上路縁膜(SiOz膜)32の上に形成したシリコン単結晶層の島において、チャネル領域域を含めたその近くのソース領域およびドレイン領域域方体状部分33の高さaがその幅(厚さ)b大きく、かつこの直方体部分33の側面はウェハ基板31の平面に対してほぼ垂直である。チャネル領域に対応するゲート電板34が薄い絶縁膜(SiOz膜)35上に形成されており、ゲート電

板34は直方体状部分33に沿ってウェハ基板に対して垂直に延びかつ直方体部分33の頂部でも 神い組縁膜35上にある。この場合には、チャネル幅Wは高さaの2倍と幅(厚さ)もとの合計(W=2a+b)に対応する。そして、ゲート電 板34の幅ℓがチャネル長1に対応する。

このSOI構造HOSFETが次のようにして製造される。

まず、第5図に示すようにシリコンウェハ基板31上に熱酸化法によってSiO\*膜32上にCVD法によってポリシリコン膜37(厚さ:0.5μm)を形成する。このポリシリコン膜37に図値電圧(V・x)を所定値にするために不純物(例えば、リン)をイオン注入する。そして、レーザ照射(レーザアニール)によってポリシリコン膜37を単結晶化(再結晶化)する。このようにして、地縁膜の上に「型単結晶シリコン膜37が形成される。

次に、単結晶シリコン膜37をリソグラフィ法

で所定パターンに異方性エッチングで3 3 とに異方性エッチングで3 3 とに異方性エッチよび 3 9 とも、第 6 図に示する。とれて直かからことが 1 2 でのように 1 2 での 1 2 での 1 2 での 1 2 での 1 3 での 1 2 での 1 2 での 1 3 での 1 3

熱酸化法によって単結晶シリコンの島40の変面に薄いSiOx膜(厚さ:50nm)35(第4図)を形成する。全面にCVD法によってポリシリコン膜を形成し、不純物(リン)拡散で再電性としてから、所定パターンに選択エッチングしてゲート電極34を形成する。このゲート電極34をアスクとしてイオン往入によって不純物(ポロン)

そして、所定の配線 (図示せず) をゲート電極 3 4 のパッド部分、パッド部分 3 8 および 3 9 に オーミック接触で形成する。・

#### (発明の効果).

上述したようにMOSFETのチャネル幅を直方体状 半導体部分の高さでしかも両側を利用で 2 倍にす ることができるので従来よりも微細化にかかわらず長くすることができ、β債を高くすることができる。また、SOI構造MOSFETの場合には下地絶縁膜に接触しているチャネル領域の面積を従来よりも大幅に小さくできるので、それだけ界面リークを減らすことができる。

# 4. 図面の簡単な説明

第1図は本発明に係るMOSFETの概略断面斜視図であり、

第2a図~第2e図は第1図のMOSFETの製造工程を説明するMOSFETの概略断面図であり、

第3図は第1図のMOSFETの製造過程での部分斜視図であり、

第4図は本発明に係るSOI構造MOSFETの概略 断面図であり、

第5図は第4図のMOSPETの製造過程での低略断面図であり、

第6図は第4図のMOSFETの製造過程での部分斜 視図であり、

第7図は従来のMOSPETの機略断面斜視図である。

- 11…シリコンウェハ基板、
- 12…直方体状部分、
- 14…ゲート電標、
- 1 6 ···SiOz膜、
- 19.20 ... パッド用部分、
- 2 2 ··· SiOz膜、
- 3【…シリコンウェハ基板、
- 32…箱緑膜、
- 33…直方体状部分、
- 3 4 …ゲート電極、
- 3 5 ··· SiOz膜、
- 40…単結晶シリコンの島。

# 待許出願人

富士通株式会社


特許出願代理人

弁理士 胄 木


弁理士 西 舘 和 之

弁理士 内 田 幸 男


弁理士 山 口 昭 之



第 2b 図




第 3 図



本発明のMOSFETの断面斜視図

第1図




第 2a 図


11 ・・・シリコンウェハ基板

12 · · · 直方体状部分


14 ・・・ゲート選復 16,22 ・・・SiO<sub>2</sub> 膜




第 2c 図




第 2d 図




第 2e 図




第 4 図



第 5 図





従来のMOSFETの断面斜視図

第 7 図